MPSU/SoCDC_RTL_2024 MPSU/SoCDC_RTL_2024

  • Stars
    star
    4
  • Rank 3,304,323 (Top 66 %)
  • Language SystemVerilog
  • Created 6 months ago
  • Updated 6 months ago
Twitter logo Share LinkedIn logo Share Facebook logo Share
MPSU/SoCDC_RTL_2024
github

MPSU

Reviews

There are no reviews yet. Be the first to send feedback to the community and the maintainers!

Repository Details

Задание RTL и RTL Pro треков хакатона SoC Design Challenge 2024

More Repositories

1

APS

Методические материалы по разработке процессора архитектуры RISC-V
SystemVerilog
107
star
2

exAPS

Архитектуры процессорных систем (старый репозиторий, ранее размещавшийся по адресу github.com/MPSU/APS)
93
star
3

APS-info

Сопутствующие материалы дисциплины "Архитектуры процессорных систем"
16
star
4

FPGA_pract

Методические материалы курса "Практикум по ПЛИС"
SystemVerilog
16
star
5

OS-info

Курс "Операционные системы" для ИВТ
C
9
star
6

MIRISCV

Открытое RISC-V процессорное ядро MIRISCV для образовательных целей
Assembly
7
star
7

schedule_parser

Скрипт, позволяющий спарсить расписание с сайта МИЭТ в ics-файл
Python
2
star
8

Database

C++
1
star
9

APS-lect-presentations

Презентации к лекциям по АПС
1
star
10

APS-labs-presentations

1
star
11

FPGA_VA

Accelerate your verificiation modeling through FPGA
Tcl
1
star